定时IC芯片方案I/O口设置

随着国产单片机技术的提高和种类的增加，定时IC芯片方案采用单片机的选择性越来越多，成本
也越来越低。当设计一款定时芯片时，I/O口状态的设置非常重要，I/O口状态设定的正确与否，决
定着I/O口的漏电流。

当设计一款定时IC，芯片的脚用不完有空闲的 I/O口时，这些空脚通常要设为输入上拉或输出下
拉，不能空置。对ADC I/O通道，应用P4CON的设定，可以避免I/O口的漏电流。当I/O口外部所接的
硬件电路不同时，要充分考虑I/O的状态设置，设定不当会有漏电流。

在设计程序时，对于普通的循环定时芯片和闪灯IC芯片方案在设计过程中，一般 I/O口都是选择
上拉电阻。若I/O口输出下拉低电平，又将pull-up enable就会产生漏电流，此时当VDD=5V大约会
有5V / 100K =50uA 的漏电流，所以一般设定为上拉。上拉电阻又该怎么设置呢？松翰系列单片机
在电气特性里也有说明：当Vdd＝3V时，上拉电阻典型值为200K欧姆。Vdd＝5V时，上拉电阻典型值
为100K欧姆。